// ****************************************************************************** 
// Copyright     :  Copyright (C) 2018, Hisilicon Technologies Co. Ltd.
// File name     :  hipciec_top_reg_reg_offset_field.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2017/10/24
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V4.2 
// History       :  xxx 2018/03/16 18:03:13 Create file
// ******************************************************************************

#ifndef __HIPCIEC_TOP_REG_REG_OFFSET_FIELD_H__
#define __HIPCIEC_TOP_REG_REG_OFFSET_FIELD_H__

#define HIPCIEC_TOP_REG_HIPCIEC_INT_SET_LEN    18
#define HIPCIEC_TOP_REG_HIPCIEC_INT_SET_OFFSET 0

#define HIPCIEC_TOP_REG_HIPCIEC_INT_MASK_LEN    18
#define HIPCIEC_TOP_REG_HIPCIEC_INT_MASK_OFFSET 0

#define HIPCIEC_TOP_REG_HIPCIEC_INT_RO_LEN    18
#define HIPCIEC_TOP_REG_HIPCIEC_INT_RO_OFFSET 0

#define HIPCIEC_TOP_REG_HIPCIEC_INT_IND_LEN    18
#define HIPCIEC_TOP_REG_HIPCIEC_INT_IND_OFFSET 0

#define HIPCIEC_TOP_REG_APB_LAST_WADDR_LEN    32
#define HIPCIEC_TOP_REG_APB_LAST_WADDR_OFFSET 0

#define HIPCIEC_TOP_REG_APB_WR_TIMES_LEN    10
#define HIPCIEC_TOP_REG_APB_WR_TIMES_OFFSET 0

#define HIPCIEC_TOP_REG_APB_TIMEOUT_INTERVAL_LEN            22
#define HIPCIEC_TOP_REG_APB_TIMEOUT_INTERVAL_OFFSET         6
#define HIPCIEC_TOP_REG_APB_TIMEOUT_INTERVAL_LOW_BIT_LEN    6
#define HIPCIEC_TOP_REG_APB_TIMEOUT_INTERVAL_LOW_BIT_OFFSET 0

#define HIPCIEC_TOP_REG_APB_TIMEOUT_INT_INFO_LEN    32
#define HIPCIEC_TOP_REG_APB_TIMEOUT_INT_INFO_OFFSET 0

#define HIPCIEC_TOP_REG_CFG_DMA_AXUSER_LEN    25
#define HIPCIEC_TOP_REG_CFG_DMA_AXUSER_OFFSET 0

#define HIPCIEC_TOP_REG_CFG_SDI0_AXUSER_LEN    25
#define HIPCIEC_TOP_REG_CFG_SDI0_AXUSER_OFFSET 0

#define HIPCIEC_TOP_REG_CFG_SDI1_AXUSER_LEN    25
#define HIPCIEC_TOP_REG_CFG_SDI1_AXUSER_OFFSET 0

#define HIPCIEC_TOP_REG_APB_TIMEOUT_NUM_LEN    8
#define HIPCIEC_TOP_REG_APB_TIMEOUT_NUM_OFFSET 0

#define HIPCIEC_TOP_REG_FIFO_FULL_APB_OPER_REQ_LEN     8
#define HIPCIEC_TOP_REG_FIFO_FULL_APB_OPER_REQ_OFFSET  16
#define HIPCIEC_TOP_REG_FIFO_FULL_APB_OPER_QUIT_LEN    8
#define HIPCIEC_TOP_REG_FIFO_FULL_APB_OPER_QUIT_OFFSET 8

#define HIPCIEC_TOP_REG_RFIFO_CNT_LEN    5
#define HIPCIEC_TOP_REG_RFIFO_CNT_OFFSET 8
#define HIPCIEC_TOP_REG_WFIFO_CNT_LEN    5
#define HIPCIEC_TOP_REG_WFIFO_CNT_OFFSET 0

#define HIPCIEC_TOP_REG_AXI_SFT_RST_LEN    1
#define HIPCIEC_TOP_REG_AXI_SFT_RST_OFFSET 0

#define HIPCIEC_TOP_REG_PORT_VALID_LEN    20
#define HIPCIEC_TOP_REG_PORT_VALID_OFFSET 0

#define HIPCIEC_TOP_REG_HIPCIEC_SPI1_INT_SET_LEN    11
#define HIPCIEC_TOP_REG_HIPCIEC_SPI1_INT_SET_OFFSET 0

#define HIPCIEC_TOP_REG_HIPCIEC_SPI1_INT_MASK_LEN    11
#define HIPCIEC_TOP_REG_HIPCIEC_SPI1_INT_MASK_OFFSET 0

#define HIPCIEC_TOP_REG_HIPCIEC_SPI1_INT_RO_LEN    11
#define HIPCIEC_TOP_REG_HIPCIEC_SPI1_INT_RO_OFFSET 0

#define HIPCIEC_TOP_REG_HIPCIEC_SPI1_INT_IND_LEN    11
#define HIPCIEC_TOP_REG_HIPCIEC_SPI1_INT_IND_OFFSET 0

#define HIPCIEC_TOP_REG_CORE_BUSI_INT_SPI0_EN_LEN        3
#define HIPCIEC_TOP_REG_CORE_BUSI_INT_SPI0_EN_OFFSET     16
#define HIPCIEC_TOP_REG_CORE_ABNORMAL_INT_SPI0_EN_LEN    3
#define HIPCIEC_TOP_REG_CORE_ABNORMAL_INT_SPI0_EN_OFFSET 12
#define HIPCIEC_TOP_REG_AP_INT_SPI0_EN_LEN               1
#define HIPCIEC_TOP_REG_AP_INT_SPI0_EN_OFFSET            8
#define HIPCIEC_TOP_REG_PCS_INT_SPI0_EN_LEN              3
#define HIPCIEC_TOP_REG_PCS_INT_SPI0_EN_OFFSET           4
#define HIPCIEC_TOP_REG_APB_TIMEOUT_INT_SPI0_EN_LEN      1
#define HIPCIEC_TOP_REG_APB_TIMEOUT_INT_SPI0_EN_OFFSET   0

#define HIPCIEC_TOP_REG_IEP_DMA_MSI_INFO0_LEN    32
#define HIPCIEC_TOP_REG_IEP_DMA_MSI_INFO0_OFFSET 0

#define HIPCIEC_TOP_REG_IEP_DMA_MSI_INFO1_LEN    32
#define HIPCIEC_TOP_REG_IEP_DMA_MSI_INFO1_OFFSET 0

#define HIPCIEC_TOP_REG_IEP_DMA_MSI_INFO2_LEN    32
#define HIPCIEC_TOP_REG_IEP_DMA_MSI_INFO2_OFFSET 0

#define HIPCIEC_TOP_REG_IEP_DMA_MSI_INFO3_LEN    32
#define HIPCIEC_TOP_REG_IEP_DMA_MSI_INFO3_OFFSET 0

#define HIPCIEC_TOP_REG_IEP_SDI0_MSI_INFO0_LEN    32
#define HIPCIEC_TOP_REG_IEP_SDI0_MSI_INFO0_OFFSET 0

#define HIPCIEC_TOP_REG_IEP_SDI0_MSI_INFO1_LEN    32
#define HIPCIEC_TOP_REG_IEP_SDI0_MSI_INFO1_OFFSET 0

#define HIPCIEC_TOP_REG_IEP_SDI0_MSI_INFO2_LEN    32
#define HIPCIEC_TOP_REG_IEP_SDI0_MSI_INFO2_OFFSET 0

#define HIPCIEC_TOP_REG_IEP_SDI0_MSI_INFO3_LEN    32
#define HIPCIEC_TOP_REG_IEP_SDI0_MSI_INFO3_OFFSET 0

#define HIPCIEC_TOP_REG_DMA_INT_MAPPING_LEN    32
#define HIPCIEC_TOP_REG_DMA_INT_MAPPING_OFFSET 0

#endif // __HIPCIEC_TOP_REG_REG_OFFSET_FIELD_H__
